FPGA state-of-the-art - platforms, methods and tools

 

Introduktion af indlæg


FPGA familier og applikationer
v. Søren Manicus, Indesmatech

FPGA’er spænder i dag meget bredt – fra små - 3x3mm størrelsen - med Flash, Ram og logik nok til, at man kan bygge sin egen microcontroller til en dollar – til at hele scannersystemer eller styresystemet til selvkørende biler kan realiseres i de største af slagsen. De kraftigste har over 3000 forbindelser (ben), hvoraf mange kan kommunikere med hastigheder op til 56 Gbit/s. En FPGA er derfor ikke bare en FPGA men kan spænde fra noget helt simpelt til at kunne klare super avancerede beregnings- og styringsopgaver. Dermed er designværktøjer og programmeringssprog helt forskellige og optimerede til den aktuelle type.

Skal man lave noget, som er småt og/eller avanceret med høj grad af real-tid, så er FPGA’er ikke til at komme uden om – også selv om de kan være lidt komplicerede at komme i gang med.

  • FPGA’er fra lille controller til avanceret grafik og real-tidsprocesser
  • Programmering fra drag and drop til OpenCL
  • Særlige anvendelser f.eks. inden for Artificial Intelligence og billedbehandling
  • Hvad kommer der i fremtiden?
  • Er FPGA’er fremtidens microprocesser?


FPGA / SOC teknologi – i dag og i fremtiden
v. Søren Høyrup, Avnet Silicia

Opdatering på nutidens Xilinx FPGA / SOC kredse

  • Roadmap: Hvor bevæger FPGA / SOC teknologien os hen, hvad byder fremtiden os?
  • Byggemiljøer for FPGA og SOC – nu og i fremtiden
  • Target applikationer så som Embedded Vision og Machine Performance


Open Source VHDL Verification Methodology (OSVVM)
v. Martin Rønne, MR Logic

OSVVM er et sæt af VHDL packages, rettet mod struktureret verifikation af FPGA og ASIC designs. OSVVM har mange af de samme muligheder som andre verifikationssprog, som fx System Verilog.

Da OSVVM er skrevet i VHDL og kan integreres i enhver VHDL testbench, vil de fleste FPGA designere forholdsvist hurtigt lære at bruge det, da man ikke skal lære et helt nyt sprog og en ny tankegang.

OSVVM Open Source og alle packages er frit tilgængelige for download og brug. Det kan køre på alle VHDL-simulatorer, der dog skal understøtte VHDL 2008 for at få det fulde udbytte.

Nogle af de features som OSVVM tilbyder:

  • Constrained Random test generation
  • Functional coverage modelling
  • Intelligent coverage Random test generation
  • Scoreboards
  • Logging to files and transcript with message filtering
  • …. And more.


Holder forudgående antagelser til FPGA udvikling?
v. Alex Birklykke, Space Inventor ApS

Clock domain crossing, timing violations, single event effects and accelerated aging in hostile environments, power supply fluctuations etc. As if the learning curve for HDL programming isn't steep already, as soon as we have mastered the archaic trade it is to write synthesizable code for FPGAs, we find the physical reality intruding, breaking our assumptions, and removing any remaining illusions we might have about the soothing comforts of deterministic programming. The physical reality is a nuisance; one we should deal with, but often do not. And understandably so. The non-ideal behavior of CMOS is difficult to simulate, difficult to grasp, and a hassle to mitigate.

Fortunately, as we shall see in this presentation, the extra effort can be greatly reduced, as long as we apply the right perspective. One such is Richard Feynman's File Clerk model (FCM), which is both intuitive and instructive when the goal is to understand "how FPGAs work when they don't". With an outset in the FCM we go through the following topics:

  • Basic computer organization in FPGAs
  • Error mechanisms relevant in FPGA design
  • Applying the FCM to explain
    - Clock domain crossing logic
    - SEE due to radiation
    - Timing violations
    - Voltage and frequency scaling

Kontakt

Facilitator
Jørgen Biegel
Aalborg Universitet
Tlf.: +45 96 35 45 65
E-mail

 

InfinIT er finansieret af en bevilling fra Styrelsen for Forskning og Uddannelse og drives af et konsortium bestående af:
Alexandra Instituttet . BrainsBusiness . CISS . Datalogisk Institut, Københavns Universitet . DELTA . DTU Compute, Danmarks Tekniske Universitet . Institut for Datalogi, Aarhus Universitet . IT-Universitetet . Knowledge Lab, Syddansk Universitet . Væksthus Hovedstadsregionen . Aalborg Universitet