FPGA state-of-the-art - platforms, methods and tools


Vi har arrangeret en FPGA-dag, som henvender sig til både udviklere, ledere, forskere og studerende. Vi får indlæg fra brugere og leverandører af FPGA. På seminaret hører vi om det generelle – hvad FPGA kan bruges til, og vi går i dybden. 

FPGA-familier og applikationer introduceres, fx på området Machine Learning, og vi får indlæg om byggemiljø for FPGA.

I den sammenhæng er verifikation af FPGA-kode relevant. UVVM og OSVVM (Open Source VHDL Verification Model) er begge modeller, som handler om verifikation af FPGA-kode, og som komplementerer hinanden. UVVM er et framework og en struktur i testmiljø. OSVVM er en slags hjælpepakke, der kan bruges i et framework – som f.eks. UVVM. På seminaret er begge modeller på programmet.

Et indlæg beskæftiger sig med, hvordan digitale applikationer opfører sig, når vores forudgående antagelser ikke længere holder. Indlægget inddrager nogle resultater fra et ph.d.-studie, som perspektiveres til FPGA-udvikling.

På seminaret får vi lejlighed til at se demonstrationer af embedded vision og realtidseksekvering af kunstig intelligens på FPGA.

Program

10:45-11:15 Ankomst. Tal med indlægsholdere og se demoer

11:15-12:00 Velkomst og introduktion
v. Jørgen Biegel, InfinIT

FPGA familier og applikationer
v. Søren Manicus, Indesmatech

  • Intels program af FPGA familier og applikationer
  • Orientering om FPGA som SoC og typer af FPGA applikationer
  • Applikationer, bl.a. Artificial Intelligence og Machine Learning
12:00-12:40 Sandwich

12:40-14:40

FPGA / SOC teknologi – i dag og i fremtiden
v. Søren Høyrup, Avnet Silicia

  • Opdatering på Xilinx FPGA / SOC kredse
  • Roadmap og byggemiljøer for FPGA og SOC
  • Applikationer, bl.a. Embedded Vision og Machine Performance

Verifikation - Metoder og Libraries
v. Martin Rønne, MR Logic

  • Introduktion til verifikation
  • Smartere test og verifikation af VHDL-kode. Open Source VHDL Verification Methodology (OSVVM)
14:40-15:00 Kaffe

15:00-16:00 How FPGAs work when they don't
v. Alex Birklykke, Space Inventor ApS
  • Basic computer organization in FPGAs
  • Error mechanisms relevant in FPGA design
  • Applying the FCM
Opsamling og forslag til næste seminar
v. Peter Koch, InfinIT

16:00:16:15 Tal med indlægsholdere og se demoer

 Læs introduktion af de enkelte indlæg her



Tid og sted

Dato:  31. maj 2017
Tid:  Kl. 11.15-16.00
Sted:  NOVI, Niels Jernes Vej 10, 9220 Aalborg Ø
Pris:  Deltagelse er gratis, men tilmelding er påkrævet. Dog beregnes et no-show-gebyr på 300 kr
Kontakt navn:  Jørgen Biegel tlf. 96 35 45 65
Kontakt e-mail
Tilmeldingsfrist:  29. maj 2017


Se alle Infinit arrangementer

InfinIT er finansieret af en bevilling fra Styrelsen for Forskning og Uddannelse og drives af et konsortium bestående af:
Alexandra Instituttet . BrainsBusiness . CISS . Datalogisk Institut, Københavns Universitet . DELTA . DTU Compute, Danmarks Tekniske Universitet . Institut for Datalogi, Aarhus Universitet . IT-Universitetet . Knowledge Lab, Syddansk Universitet . Væksthus Hovedstadsregionen . Aalborg Universitet