FPGA state-of-the-art - platforms, methods and tools


Onsdag d. 31. maj 2017 var dagen, hvor der i regi af InfinIT blev afholdt seminar med overskriften "FPGA state-of-the-art -- platforms, methods and tools". I modsætning til normalt for lignende arrangementer havde vi denne gang valgt at starte før frokost qua det omfattende program, som bestod af fire længerevarende indlæg.

FPGA familier og applikationer

Første mand på podiet var Søren Manicus fra virksomheden Indesmatech, som er et marketing- og konsulent-hus med fokus på advanced semiconductors, herunder Intel's FPGA-produkter. Manicus lagde ud med at fortælle lidt om Intel generelt og gik herefter over til en præsentation af deres FPGA-program. Intel opkøbte for få år siden FPGA-producenten Altera, og det er med udgangspunkt i Altera's FPGA-teknologi, at Intel nu sidder solid i FPGA-markedet.

Foredraget fokuserede først på Intel's mainstream MAX-10 serie og derefter på high-end serien Stratix-10, som bl.a. benyttes i mange state-of-the-art datacentre, og som tillige forventes at indgå i de kommende 5G infrastrukturer.

Der blev også tid til at fortælle lidt om Intel's udviklingsværktøj Quartus Prime, inden foredraget bevægede sig ind på en diskussion om tendenserne inden for FPGA-based Machine Learning. Der ses i dag en markant oprustning i forskellige implementationer af Machine Learning -- en tendens som tildels muligøres med moderne FPGA-platforme grundet deres understøtning af massiv parallellitet. Manicus nævnte flere eksempler på anvendelsesområder, bl.a inden for industri-bagerier, hvor deep learning implementeret på FPGA benyttes til automatisk screening af bagværk, inden det forlader bageriet.

FPGA / SOC teknologi – i dag og i fremtiden

Efter frokost gik en anden Søren, nemlig Søren Høyrup fra Avnet Silicia på "talerstolen" for at berette om den anden store FPGA-producent, Xilinx, der sammen med Intel sidder på 90% af verdensmarkedet. Høyrup startede med at give et overblik over udviklingen i Xilinx's FPGA-teknologi, fra 45nm til den nuværende liniebredde på 16nm og videre frem mod endnu mindre teknologier, eksempelvis 7nm, der forventes på markedet i 2019. Familierne Spartan, Artix og Virtex blev gennemgået og ligeledes blev der tid til at fokusere lidt på Xilinx's udviklingsværktøj Vivado.

Høyrup gjorde herefter en del ud af at forklare i detaljer, hvilke muligheder man som designer har ved brug af Xilinx Zynq-7000 FPGA-familien. Denne familie tilhører klassen af SoCs, hvor der på fabric, foruden FPGA-teknologi med DSP-funktionaliteter, også findes såvel CPU, hukommelse, peripherals så som AD og DA, power management som forskellige high-speed I/O standarder.

Og netop disse "øvrige" enheder ser Xilinx som værende blandt de kommende års udfordringer for "FPGA teknologien". Xilinx mener, at hukommelse bliver den store "bottleneck", og man arbejder derfor på, ifm. lancering af 7nm teknologien, at introducere High Bandwidth Memory systemer on-chip.

Meget lig præsentationen af Intel's FPGA-teknologi, fokuserede Høyrup også på applikationsområder med relation til Machine Learning -- både som cloud- og som embedded computing.

Verifikation - Metoder og Libraries

Efter en pause med mulighed for networking blev det Martin Rønnes tur til at give en præsentation. Martin driver konsulent-virksomheden MR Logic og udgangspunktet for hans foredrag er, at mange virksomheder har opbygget/udviklet deres egen måde at teste og verificere FPGA-designs på, hvilket er uhensigtsmæssigt grundet det faktum, at test-procedurene ofte udføres ad-hoc og ikke kan betragtes som værende udtømmende. Dette sammenholdt med, at test typisk udgør 60% af den samlede udviklingstid, gør det nødvendigt at undersøge alternative og mere formaliserede test-metodikker. Martin præsenterede derfor metoden OSVVM -- Open Source VHDL Verification Methodology.

OSVVM er en "transaction-based test bench" metode, hvor tilfældighed i testmønstrene indføres som erstatning for udtømmende test. Dette er naturligvis en tilnærmelse, men via en række eksempler redegjorde Martin for, at det ren faktisk er muligt at foretage en "dækkende" test baseret på "random test patterns".

De forskellige konstruktioner og funktioner i OSVVM blev herefter gennemgået og det blev argumenteret, at metoden kan anvendes i det udviklingsmiljø, som ens virksomhed benytter. Der henvises i øvrigt til osvvm.org for yderligere information.

How FPGAs work when they don't

Dagens sidste indlæg blev leveret af Alex Birklykke, Space Inventor ApS. Alex' præsentation var baseret på hans ph.d.-arbejde og havde til formål at belyse, hvad der sker, når man presser en FPGA mht. forsyningsspænding og clock-frekvens. Alex forklarede, hvad der potentielt kan gå galt, herunder fænomener som "timing closure", "clock domain crossing" og "temperatur effects". De eksperimenter og efterfølgende statistiske studier, som Alex har foretaget, peger alle i retning af, at de fejl, der typisk observeres når FPGA'er stresses mht. spænding og frekvens, alle hidrører fra og kan føres tilbage til timingen i kredsløbet. Konklusionen er derfor, at enten må man som designer acceptere en given fejl-rate, eller også må man forsøge at designe sig ud af problemerne -- underforstået at man naturligvis er interesseret i at "køre" FPGA'en ved så lav forsyningsspænding og så lav clock-frekvens som muligt.

Alt i alt var det et særdeles spændende FPGA-seminar med endog meget stor spørgelyst blandt de fremmødte. Til trods for at vi denne gang startede allerede kl. 11:00, blev mødeleder Peter Koch nødt til at lukke debatten da klokken rundede 16:30. Stor tak til de fire indlægsholdere for deres informative og medlevende præsentationer og ligeledes en stor tak til alle, der deltog i dette seminar.

Kontakt

Facilitator
Jørgen Biegel
Aalborg Universitet
Tlf.: +45 96 35 45 65
E-mail

 

 

 

FPGA seminaret havde et bredt teknisk fokus, det gjorde, at man som deltager fik indblik i andre design/verifikations discipliner med FPGA teknologi som centrum. Setup’et med indlæg fra både industrien, forskningen og leverandører fungerede rigtig godt. Jeg synes specielt at indlægget, om hvordan FPGAer virker, når de fejler, var spændende og burde give stof til eftertanke hos alle ingeniører, som designer kredsløb med FPGA teknologi. Jeg kunne godt havde brugt lidt mere tid til at netværke og interagere med foredragsholderne. Fremadrettet vil jeg følge InfiniITs seminarer, da det var en lærerig dag i et stærkt fagligt forum.

Niels Christian Holm
Project Engineer, Protocol SW and RF HW,
RTX A/S

 

InfinIT er finansieret af en bevilling fra Styrelsen for Forskning og Uddannelse og drives af et konsortium bestående af:
Alexandra Instituttet . BrainsBusiness . CISS . Datalogisk Institut, Københavns Universitet . DELTA . DTU Compute, Danmarks Tekniske Universitet . Institut for Datalogi, Aarhus Universitet . IT-Universitetet . Knowledge Lab, Syddansk Universitet . Væksthus Hovedstadsregionen . Aalborg Universitet